机组试题

一、选择题（共20分，每题1分）

1．CPU响应中断的时间是______。

A．中断源提出请求；

B．取指周期结束；

C．执行周期结束；

D．间址周期结束。

2．下列说法中______是正确的。

A．加法指令的执行周期一定要访存；

B．加法指令的执行周期一定不访存；

C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存； P377两个寄存器里的数相加？？？不访存

D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。

3．垂直型微指令的特点是______。

A．微指令格式垂直表示；

B．控制信号经过编码产生；

C．采用微操作码；

D．采用微指令码。

4．基址寻址方式中，操作数的有效地址是______。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．寄存器内容加上形式地址。

5．常用的虚拟存储器寻址系统由______两级存储器组成。

A．主存－辅存；

B．Cache－主存；

C．Cache－辅存；

D．主存—硬盘。

6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后， CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存；

B．周期挪用；

C．DMA与CPU交替访问；

D．DMA。

7．在运算器中不包含______。

A．状态寄存器；

B．数据总线；

C．ALU；

D．地址寄存器。

8．计算机操作的最小单位时间是______。

A．时钟周期；

B．指令周期；

C．CPU周期；

D．中断周期。

9．用以指定待执行指令所在地址的是______。

A．指令寄存器；

B．数据计数器；

C．程序计数器；

D．累加器。

10．下列描述中______是正确的。

A．控制器能理解、解释并执行所有的指令及存储结果；

B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；

C．所有的数据运算都在CPU的控制器中完成；

D．以上答案都正确。

11．总线通信中的同步控制是______。

A．只适合于CPU控制的方式；

B．由统一时序控制的方式；

C．只适合于外围设备控制的方式；

D．只适合于主存。

12．一个16K×32位的存储器，其地址线和数据线的总和是______。

A．48；

B．46；

C．36；

D．32。

13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是______。 （存储器 5）

A．512K；

B．1M；

C．512KB；

D．1MB。

14．以下______是错误的。（输入输出 4）

A．中断服务程序可以是操作系统模块；

B．中断向量就是中断服务程序的入口地址；

C．中断向量法可以提高识别中断源的速度；

D．软件查询法和硬件法都能找到中断服务程序的入口地址。

15．浮点数的表示范围和精度取决于______ 。

A．阶码的位数和尾数的机器数形式；

B．阶码的机器数形式和尾数的位数；

C．阶码的位数和尾数的位数；

D．阶码的机器数形式和尾数的机器数形式。

16．响应中断请求的条件是______。

A．外设提出中断；

B．外设工作完成和系统允许时；

C．外设工作完成和中断标记触发器为“1”时；

D．CPU提出中断。

17．以下叙述中______是错误的。

A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；

B．所有指令的取指令操作都是相同的；

C．在指令长度相同的情况下，所有指令的取指操作都是相同的；

D．一条指令包含取指、分析、执行三个阶段。

18．下列叙述中______是错误的。

A．采用微程序控制器的处理器称为微处理器；

B．在微指令编码中，编码效率最低的是直接编码方式；

C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；

D．CMAR是控制器中存储地址寄存器。

19．中断向量可提供______。

A．被选中设备的地址；

B．传送数据的起始地址；

C．中断服务程序入口地址；

D．主程序的断点地址。

20．在中断周期中，将允许中断触发器置“0”的操作由______完成。

A．硬件；

B．关中断指令；

C．开中断指令；

D．软件。

二、填空题（共20分，每空1分）

1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是

A 、 B 和 C 。

2．设 n = 8 （不包括符号位），则原码一位乘需做 A 次移位和最多 B 次加法， 补码Booth算法需做 C 次移位和最多 D 次加法。

3．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制 补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数 为 B ，最大负数为 C ，最小负数为 D 。

4．一个总线传输周期包括 A 、 B 、 C 和

D 四个阶段。

5．CPU采用同步控制方式时，控制器使用 A 和 B 组成 的多极时序系统。

6．在组合逻辑控制器中，微操作控制信号由 A 、 B 和

C 决定。

三、名词解释（共10分，每题2分）

1．机器周期

2．周期挪用

3．双重分组跳跃进位

4．水平型微指令

5．超标量

四、计算题（5分）

已知：A = ，B = 求：[A+B]补 1611 . 167 .

五、简答题（15分）

1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97 种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）

（1）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围（十进制表示）；

（3）一次间址的寻址范围（十进制表示）；

（4）相对寻址的位移量（十进制表示）。

2．控制器中常采用哪些控制方式，各有何特点？

3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优 先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）

中断源

屏蔽字

0 1 2 3 4 L0 L1 L2 L3 L4

六、问答题（20分）

（1）画出主机框图（要求画到寄存器级）；

（2）若存储器容量为K×32位，指出图中各寄存器的位数；

（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令 及节拍安排。

（4）若采用微程序控制，还需增加哪些微操作？

七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效）， 用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM， 4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU 与存储器连接图，要求： MREQ WR

（1）主存地址空间分配：8000H～87FFH为系统程序区；8800H～8BFFH为用户程序 区。

（2）合理选用上述存储芯片，说明各选几片？

（3）详细画出存储芯片的片选逻辑。

G12BGCBA7Y6Y0Y2AG2AG2BG7Y0YG1， ， 为控制端 C, B, A为变量控制端 .. 为输出端 74138译码器 &&1