电源ESD以及芯片layout

电源ESD以及芯片layout

电源ESD 以及芯片layout JAMES-LIU

ESD 静放电，由于人体容易带静电以及设备未良好接地，越来越多的设备为了免受ESD 侵害，安规EN61000-4-2要求对电源产品进行ESD 测试。很多消费类电源对ESD 的要求都提高到了空气+/-20KV 。

ESD 通过ESD 接触或者经过空气传播到设备端口。

通常是输出端子正端或负端将ESD 能量由电源的次级通过媒介传递到电源的初级。

需要注意ESD 的能量持续时间短，所以频率非常高，高频频谱丰富（500MHz ），这样相对容易通过电容。

主要传递的媒介有三个，隔离变压器的寄生电容，隔离Y 电容以及隔离传递信号的光耦。

ESD 通常不能通过的原因，也是因为一些距离不足，高压产生火花，或有高电压脉冲进入元件，从而造成元件损坏。因此我们总是要注意一些元件以及走线的距离。

另外ESD 能量总是走阻抗最低的路径，你需要引导它到此路径上来时，就需要做到该线路阻抗比别的线路低。比如放电针的针尖。

【隔离器件】，隔离变压器一般做好绝缘处理，不容易产生火花。但也要注意裸露在外的磁芯与周围的一些距离。

光耦初次级的间距一定要比跨接的Y 电容的间距要大（Y 电容距离不够可开槽），否则就容易在光耦上产生火花。此火花产生的脉冲很容易通过FB 进入芯片，造成芯片损坏。

因此唯一允许泄放的设计通道是将ESD 能量在Y 电容处完全泄放。需要在Y 电容处设计放电针来实现。放电针可以并排2,3组。由于尖端放电的能量最强，所以对应的针尖要对齐。由于安规距离的，最小距离控制在6.5mm 。

【次级回路】layout 上需考虑的就是输出端正，负的走线到初次级Y 电容的阻抗越小越好。 有的甚至正端的走线加放电针与Y 电容放电针并排。常遇到431的地与输出地连成一片， 而地与Y 电容距离较远，那么ESD 能量就容易引入到431，造成431损坏。

另外次级整流管的走线不能被地包围，否则也容易导致二极管损坏。

【初级回路】ESD 能量并不能完全在Y 电容处被泄放掉。仍然有一小部分残留能量通过了Y 电容到达初级交流侧，那么需要在共模电感处也增加放电针作为第二道防御。

另外仍然还有一小部分能量通过了共模电感，经过整流桥以及功率路径达到了芯片周围，比如VCC 端口，或有保护端口，干扰引入后，造成芯片保护后重启，负载电阻上的LED 闪烁。 因此有必要加强芯片周围的保护，

针对VCC 端口，一般可以在VCC 端口串接RC ，滤除高频干扰。R 一般几欧姆~几十欧姆。

C一般0.1uF~1uF。此C为高频耦合电容。

【电源的地线layout布局】

整体上以[GND-Bulk]为星型连接。各功率地分别单独接[GND-Bulk]

图中虚线箭头表示都可以接。

而控制芯片GND，一般是小信号的地,称为[GND-IC]。Layout布局上一般建议芯片外围的元件（比如软启动，电压参考，反馈，保护等）都集中连接在一个地，称为[GND-IC Around]。[GND-IC Around]再连接到[GND-IC]，从芯片出来接高频耦合电容地[GND-IC Coupling],通过